# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-276935

(43)Date of publication of application: 15.11.1988

(51)Int.CI.

H04L 11/00

(21)Application number: 62-030123

(71)Applicant:

SEIKO INSTR & ELECTRONICS LTD

(22)Date of filing:

12 02 1987

(72)Inventor:


TACHIBANA HITOSHI


## (54) HIGH SPEED BUS ARBITRATION CIRCUIT

(57)Abstract:

PURPOSE: To attain bus acquisition by providing a constant current source to each unit, allowing a unit issuing a bus request to supply it to a bus line, and allowing each unit to detect a voltage drop across a resistor provided to the line thereby judging whether the request is addressed only to itself or to plural stations.

CONSTITUTION: When each unit does not issue any request, a switch 3 is turned OFF, no current flows to a bus line 5 and no voltage drop exists across a resistor 6 and the voltage of the line 5 is zero. When a unit desires to acquire a bus, a request signal is outputted from a bus requester 2 to the switch 3 after zero voltage is confirmed by a level comparator, an output current from a constant current source 1 is fed to the line 5 to cause a voltage of e.g., 2.5V across the resistor 6. Then the pulse comparator 4 compares the voltage and when the voltage is 2.5V, it is recognized that the acquisition request comes from the station only and the voltage is restored to zero after the real cycle. If a request exists earlier, since the voltage reaches≥2.5V, retrial is actuated after being in the standby state.





(or 50, when two units )
mutually contend)

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]


[Date of registration]


[Number of appeal against examiner's decision of rejection]


[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office







# CITATION

⑲ 日本 国 特 許 庁 (JP)

10 特許出願公開

#### 母公開特許公報(A) 昭63 - 276935

@Int\_Cl.4

識別記号

庁内整理番号

四公開 昭和63年(1988)11月15日

H 04 L 11/00

3 2 0

7928-5K

発明の数 1 (全3頁)

9発明の名称

高速パスアビトレーション回路

**到特** 頤 昭62-30123

日本の 願 昭62(1987)2月12日

の発明 者 立

セイコー電子工業株式 仁 東京都江東区亀戸6丁目31番1号

審查請求 未請求

会社内

セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

弁理士 最上 外1名 30代 理 人

#### 1 登頭の名称

**査速パスアビトレーション**員路

#### 2. 特許請求の範囲

複数のパス獲好課能をもつ各ユニットにおいて、 前記、バス獲得を前記各ユニットに通知するため の電流を出力する定電流派と、バス獲得要求ほ写 を充生するパスリクエスタと、前記定程複製の出 力を前記パスリクエスタの要求信号に従いパスラ インへ放すスイッチと、前記パスラインの電圧を 検知しバス獲得更求が、一つか被徴かを判別する レベルコンパレータとで構成されていることを特 徴とする高速パスアピトレーション回路。

#### 3. 発明の詳期な説明

#### 〈産業上の利用分野〉

本発明は、計算機等で複数のユニットがパスを 交互に獲得してデータ輸送動作する場合の制御四 路に関する。

#### 〈発明の展費〉

本苑朋は、各ユニットがパスを獲得する際に、

パスラインに定意を変し、その電圧レベルを検 知することで高速なアピトレーションを可能とす **るものである。** 

#### (発来の技術)

**進来、第3段に示すように、パス獲得を摂ます** る複数のパスリクエスタとは別にパスアピタ国路 が設置されており、パスリクエスタから出力され るパス獲得要求信号はパスリクエストラインを心 してパスアピタに行き、それに対するパスアクノ レッチ信号を受けとったものが、パスを獲得でき

### 《発明が解決しようとする問題点》

しかし、従来のアピトレーション回路では、あ すパスアピタが別に必要であり、またパスライン も最低2本は使用している。更にアピトレーショ ンを行なう点の処理時間も5 O nS~ 1 O O #Sかか っており速度的にも不利であった。

そこで、本発明は、従来のこのような欠点を解 決するため、アピタを別に置かず、またパスライ ンも1木のみ使用し、更に処理時間も10nS放復

で終わらせることを目的としている。 〈問題点をが決するための手段〉

上記問題点を解決するために、水発明は、各ユニット毎に定量波型を持ち、パスリクエストを出しているユニットはそれをパスラインに返し、パスラインについている抵抗の電圧低下を各ユニット毎に検知し、リクエストが自分だけか、複数かを判断してパスを獲得するようにした。

#### 〈作用〉

上記のような手段により、現在のパスの使用状況、およびパスリクエストを出力した時の他のリクエスタの状況が1本のパスラインで検出でき、かつ斉速なアピトレーションが可能である。 〈実施例〉

以下に、この発明の実施例を、図面にもとづいて説明する。第1週において各ユニットのどれもが要求を出していない時はスイッチ3はOFFであり、パスライン5には電波が流れておらず、そのため抵抗6の電圧降下がなく、パスライン5の電圧はOVである。今、一つのユニットがパスを

おいた後、再びリクエストを出す。この遅延時間を各ユニット毎に変えておくと、二度めのパス選特要求に時間差が生じるため、一番遅延時間の少ないものが獲得することになる。これにより各ユニットの優先順位をつけることが可能である。 《発明の効果》

以上説明したように、本発明によれば、各ユニット毎にわずかの国路を設けるだけで、独立したパスアピタがいらず、パスラインも1本のみ使用するだけでよく、かつ高速にパスアピトレーションを行なうことができるという効果を有する。
4. 因而の簡単な説明

第1回は、本発明におけるユニット内のアピトレーション構成図、第2回は本発明における複数 のユニットが接続された場合の構成図、第3回は 従来のアピトレーション構成図である。

1一定运货费

14 95 6

- 2 - パスリクエスター

3 …スイッチ

4 … レベルコン.パレータ

返りしようとした場合、バスラインの均圧が 0 V であることをレベルコンパレータ4 が確認した上でパスリクエスタ2 は要求意写をスイッチ 3 へ出力する。スイッチ 3 はその信号を受けて定混流流 1 の出力指統をパスライン 5 へ流す。バスライン 5 は、抵抗 6 で終端されており、例えば電流値が 1 0 m Aで抵抗値が 2 5 0 Ωの時は、 2 . 5 V の世圧がパスライン上にあらわれる。

次にユニットでは電圧が安定した時点で、パスラインの電圧をレベルコンパレータ4でコンパレートする。そしてその結果が2.5Vであれば、パス複得要求は自分だけであることを知り、そのまま次の実サイクルに入る。そしてサイクルが終了した時点で要求信号を止め、スイッチ3をOFFし、パスライン5の電圧をOVに戻す。

もし複数のユニットが同時にバス獲得要求を出した場合は、各ユニットから表される電波が加算されるため+5 V 以上になる。各ユニットは、この電圧をレベルコンパレータ 4 で検知した場合、一度リクエスト信号を止めめる一定時間の選延を


5 -- パスライン

6 -- 抵抗


出題人 セイコー電子工象株式会社 代理人 弁理士 及 上 数

(他1名)

-224-



複数のユニーナド神祇された場合の構成図 第 2 図



14 18 g